

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-095401

(43) Date of publication of application: 07.04.1995

(51)Int.CI.

H04N 1/40 G06F 17/10 G06T // G06T 9/20

(21)Application number: 05-236044

(71)Applicant: CANON INC

(22)Date of filing:

22.09.1993


(72)Inventor: OSOZAWA NORIYOSHI

(54) PICTURE PROCESSOR

(57)Abstract:

PURPOSE: To realize a high processing speed, a high function, and a high picture quality without requiring a massive picture memory.

CONSTITUTION: Object light is converted to an electric signal by a CCD 110, and it passes a sample and hold (SH) circuit 111, an amplifier 114, and a clamping (CP) circuit 116 and is converted to digital data by an AD converter 118. A difference signal between adjacent picture elements is generated from the electric signal by a delay circuit 112 and a subtractor 113 and passes an amplifier 115 and a clasping (CP) circuit 117 and is converted to digital data by an AD converter 119 and is subjected to picture processing by a DSP 120.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]



[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-95401

(43)公開日 平成7年(1995)4月7日

(51) Int.Cl.⁸

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 N 1/40

G06F 17/10

G06T 1/00

4226-5C

H04N 1/40

F

9364-5L

G06F 15/31

D

審査請求 未請求 請求項の数3 OL (全 8 頁) 最終頁に続く

(21)出願番号

(22)出顧日

特願平5-236044

(71)出願人 000001007

キヤノン株式会社

平成5年(1993)9月22日

東京都大田区下丸子3丁目30番2号

(72)発明者 遅沢 憲良

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内


(74)代理人 弁理士 大塚 康徳 (外1名)

(54) 【発明の名称】 画像処理装置

(57)【要約】

【目的】 態大な画像メモリを必要とすることなく、高速化、高機能化、高画質化を実現する画像処理装置を提供する。

【構成】 CCD110で被写体光が電気信号に変換され、サンプル・ホールド(SH)回路111、増幅器114、及びクランプ回路(CP)116を経て、AD変換器118でデジタルデータに変換されると共に、ディレイ回路112、引算器113で電気信号から隣接する画素間の差信号が形成され、増幅器115、及びクランプ回路(CP)117を経て、AD変換器119でデジタルデータに変換されてDSP120で画像処理される。



1

【特許請求の範囲】

【請求項1】 被写体光を電気信号に変換する光電変換 手段と、

前記光電変換手段の出力をデジタルデータに変換する第 1の変換手段と、

前記光電変換手段の出力から隣接する画素間の差信号を 形成するための差信号形成手段と、

前記差信号形成手段により形成された差信号をデジタル データに変換する第2の変換手段とを備えることを特徴 とする画像処理装置。

【請求項2】 前記光電変換手段は、少なくとも2つ以 上の出力を有することを特徴とする請求項1記載の画像 処理装置。

【請求項3】 更に、前記差信号の絶対値を得る絶対値 検出手段と、

前記差信号と基準レベルとを比較する比較手段と、

前記差信号の周期パターンを検出するパターン検出手段 とを備えることを特徴とする請求項1記載の画像処理装 骨

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、原稿上の画像をCCD 等の固体撮像素子により読み取り、AD変換してデジタ ル信号処理を行う撮像装置の信号処理方式に関するもの である。

[0002]

【従来の技術】従来、固体撮像素子を用いてデジタル信 号処理を行う撮像装置として、例えばデジタル複写機、 スキャナ、ビデオカメラ等が知られている。特に、デジ タル複写機においては高画質化、高機能化、高速化の点 30 でデジタルシステムに対する期待が高まっている。

【0003】現在、デジタル複写機の特徴としては、以 下のような点が上げられる。

コピースピード(枚/分)に応じて信号処理スピード

原稿の種類(文字、網点、自然画等)に応じて処理を 変えることができる

色→パターン変換、文字の網掛け等の特殊処理ができ ろ

像処理(合成、像域分離、画像判別、デジタルノイズリ ダクション等) や、一度読み取った画像データを画像メ モリに蓄え大量のプリントを行うなど高速化や省電力化 も可能になってくる。

[0004]

【発明が解決しようとしている課題】しかしながら、上 記従来例では、必要とされるメモリ容量はA3用紙(解 像度400dpi、RGB3色、量子化サイズ8ビッ ト)で約150Mバイトという膨大なものになり、コス ナログ信号のSNやAD変換器の変換スピードや方式等 が問題となってくる。

【0005】本発明は、上記課題を解決するために成さ れたもので、膨大な画像メモリを必要とすることなく、 高速化、高機能化、高画質化を実現する画像処理装置を 提供することを目的とする。また、本発明は、高速なA D変換、SN比の改善、更に容易な画像判別を可能とす る画像処理装置を提供することを目的とする。

[0006]

【課題を解決するための手段】上記目的を達成するため に、本発明の画像処理装置は以下の構成を備える。被写 体光を電気信号に変換する光電変換手段と、前記光電変 換手段の出力をデジタルデータに変換する第1の変換手 段と、前記光電変換手段の出力から隣接する画素間の差 信号を形成するための差信号形成手段と、前記差信号形 成手段により形成された差信号をデジタルデータに変換 する第2の変換手段とを備える。

【0007】また好ましくは、前記光電変換手段は、少 なくとも2つ以上の出力を有する。また好ましくは、更 20 に、前記差信号の絶対値を得る絶対値検出手段と、前記 差信号と基準レベルとを比較する比較手段と、前記差信 号の周期パターンを検出するパターン検出手段とを備え る。

[8000]

【作用】かかる構成において、被写体光を電気信号に変 換し、その電気信号をデジタルデータに変換すると共 に、電気信号から隣接する画素間の差信号を形成し、そ の差信号をデジタルデータに変換するように動作する。 [00009]

【実施例】以下、図面を参照して本発明に係る好適な一 実施例を詳細に説明する。

<第1の実施例>図1は、第1の実施例によるCCDの 構造を示す図であり、図2はそのCCDからの信号を処 理する処理回路を示す図である。そして、図3は図2の 各信号のタイミングを示すタイミングチャートである。

【0010】図1において、光電変換素子であるフォト ダイオード101の各々の画素出力は同時に転送レジス タ102に転送され、出力バッファ103を介して出力 端子104から出力される。このCCDは図2に示すC また、画像メモリを搭載することにより、更に高度な画 40 CD110に相当し、図3の1aに示すような単調に増 加する被写体光が照射された場合、CCD出力はSH回 路111により信号成分(図3の1b)が取り出され、 ディレイ回路112によって更に1クロック分遅延され る(図3の1.c)。

【0011】また、SH回路111は増幅器114に出 力を提供すると共に引算器113の(一)入力に接続さ れる。引算器113はSH回路111の出力とディレイ 回路112の出力との差信号(図3の1d)を形成し、 増幅器115に供給する。増幅器114、115はそれ トも膨大なものになってしまう。また、高速化に伴いア 50 ぞれ入力した信号に対し所定のゲインの増幅処理を行

2

10

う。尚、引算器113の出力は、図1中、「*」で示される画素間の差信号に相当する。

【0012】ここで、図3の1aに示すように被写体光が単調増加する場合、引算器113の出力は一定レベル信号となり、図3の2aに示すように矩形波状の被写体光の場合、引算器113の出力はエッジ部分にパルス状の信号が(+)(-)両方向に表れる。また、図示していないが、単調減少する被写体光の場合には、引算器113の出力は(-)方向に一定レベルの信号となることは容易に想像できる。

【0013】次に、図2に示す増幅器116、117以降の処理について説明する。図4は、図2のAD変換器118及び119の変換レンジを表す図である。まず増幅器114で所定の増幅処理が施されたSH回路111の出力信号は、クランプ回路116で図4の(a)に示すAD変換器118の変換レンジマップのa点にクランプされ、AD変換器118でデジタルデータに変換されてDSP120へ供給される。

【0014】また、増幅器115で所定の増幅処理が施された引算器113の出力信号は、クランプ回路117で図4の(b)に示すAD変換器119の変換レンジマップのb点(中点)にクランプされ、AD変換器119でデジタルデータに変換されてDSP120へ供給される。図4では、図3の2aに示した矩形波状被写体光の場合を例に示している。

【0015】更に、図4の(b)において変換レンジをオーバーフロー、アンダーフローした部分には、それぞれオーバーフロービット、アンダーフロービットがAD変換器119からDSP120に供給され、主に文字部分のエッジ強調処理に用いられる。ここで、オーバーフロー、アンダフローする信号レベルは増幅器115のゲインを調整し、信号レベルを調整することで制御される。

【0016】次に、図2のDSP120の動作を図5に示すDSP120の内部ブロック図を用いて以下に説明

4

する。AD変換器118によって変換された映像信号データはエッジ強調回路131に入力され、AD変換器119より供給されるオーバーフロービット、アンダーフロービットによってエッジ強調処理が施された後、画像処理回路135に供給される。同時に、AD変換器119で変換された差信号データは絶対回路132(以下「ABS回路」と称する)で絶対値が求められ、エッジパターン検出回路133でエッジパターンによる原稿の種類の判別が行われる。その結果に応じてモード変換回路134が画像処理回路135の画像処理を切り換える。

【0017】モード変換回路134からの指示に従って 画像処理回路135は処理を行い、その出力データが図 2のDA変換器121でアナログ信号に変換され、出力 端子122から出力される。次に、ABS回路132及 びエッジパターン検出回路133で行われるエッジパタ ーンによる原稿判別方法について説明する。

【0018】図6は、文字、網点、自然画の3種類の原稿と、それぞれの原稿を読み取った時の差分データの絶 対値を表す図である。図からも明らかなように、図6の(a)に示す文字原稿ではAD変換器119によってエッジ部分にオーバーフロー、アンダーフローが検出される。図6の(b)に示す網点原稿では、網点で構成されている文字のエッジ部分で文字原稿と同様にオーバーフロー、アンダーフローが検出されると共に、網点の部分に規則的なエッジパターンが検出される。

【0019】そして、図6の(c)に示す自然画原稿では、隣接画素間の相関が非常に高いため、差分データは非常に小さく、文字、網点で見られるような急峻なエッジパターンは少なくなる。従って、第1の実施例においては表1に示すように文字、網点、自然画の3種類の原稿の判別を可能とする。

[0020]

【表1】

表 1

		オーパーフロー、アンタ"ーフロー 検出	
		有り	無し
規則的	有り	文字(網点)	自然画(網点)
エッシ"ハ"ターン	無し	文字	自然画

【0021】<第2の実施例>次に、図面を参照して本発明に係る第2の実施例を詳細に説明する。図7は、第2の実施例によるCCDの構造を示す図であり、フォトダイオード201の奇数番目の画素出力信号が転送レジスタ205に、偶数番目の画素出力信号が転送レジスタ202に転送され、それぞれ出力バッファ206、203を介して出力端子207、208からODD、EVEN信号として出力される。

【0022】このように、CCDフォトダイオード出力 50

を2つに分け転送を行うので、転送レジスタ1本あたりの駆動周波数が第1の実施例に比べて半分になる。従って、多画素化、高速化に適している。図8は、図7のCCDからの信号を処理する処理回路を示す図である。CCD210から同相で読み出されたODD、EVEN信号はSH回路211、212で映像信号成分がそれぞれ取り出された後、引算器213で(EVEN-ODD)信号が作られる。

【0023】この (EVEN-ODD) 信号は、図7

5

中、「*」印で示される画素間の差信号であり、アナログ信号の演算処理を行っているので、CCD210、SH回路211、212で発生するランダムノイズに対するSN比が改善される。SH回路211から出力されるODD信号と、引算器213から出力される(EVENODD)信号は、増幅器214、215で所定のゲインの増幅処理が施された後、クランプ回路216、217によって所定レベルにクランプされ、AD変換器218、219によってそれぞれデジタルデータに変換される。

【0024】ここで、AD変換器218、219の変換レートはCCD210の画素データレートに対して1/2となる。従って、AD変換器の最大変換レートに対し更にに高速な信号処理システムの構築が可能になる。また、差信号に対してAD変換を行うことにより、AD変換器間のオフセット誤差を軽減し、より精度の高いAD変換システムを構築できる。

【0025】第2の実施例においては、AD変換器218を8ビット、AD変換器219を9ビットとし、両信号の量子化サイズを同じにすると共に、(EVEN-O20DD)信号のAD変換時における飽和(オーバーフロー、アンダーフロー)をなくし、EVEN信号成分のデータ欠落を防いでいる。図9は、AD変換器218、219の変換レンジと、信号との関係を示す図である。

【0026】次に、図8のDSP120の動作を図10に示すDSP220の内部ブロック図を用いて以下に説明する。AD変換器218で変換されたODD信号データは、マルチプレクサ232に入力されると共に加減算器231に入力される。また、AD変換器219で変換された(EVEN-ODD)信号データはABS回路

(絶対値回路) に入力されると共に加減算器231に入力される。

【0027】加減算器231は(EVEN-ODD)信号データの上位1ビットが"0"のとき減算、"1"のとき加算処理を行う。加算されるデータはODD信号データ8ビットと(EVEN-ODD)信号データの下位8ビットであり、その結果はEVEN信号データとしてマルチプレクサ232に入力される。マルチプレクサ232ではODD信号データとEVEN信号データのスイッチングを行い、フォントダイオードの画素配列通りの映像信号データを作り出し、エッジ強調回路233に入力する。

【0028】一方、(EVEN-ODD)信号データは ABS回路235で絶対値が求められた後、パターン検 出回路237で原稿画像判別が行われると共に、コンパ 6

レータ236に入力される。コンパレータ236では外部若しくは内部から与えられる文字判定レベルとの比較が行われ、その結果により、エッジ強調回路233において映像信号データへのエッジ強調が行われる。

【0029】その後、映像信号データはパターン検出回路237での結果によりモード変換回路238によって制御される画像処理回路234で各種処理が施され、DSP220より出力され、図8のDA変換器221でアナログ信号に変換され、出力端子222より出力され

10 る。以上説明したように実施例によれば、より精度の高いAD変換システムの高速化を可能にする。また、原稿画像の判別を容易にし、より簡単に画質の高い信号処理を行うことができる。

【0030】尚、本発明は、複数の機器から構成されるシステムに適用しても、1つの機器から成る装置に適用しても良い。また、本発明はシステム或いは装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。

[0031]

7 【発明の効果】以上説明したように、本発明によれば、 膨大な画像メモリを必要とすることなく、高速化、高機 能化、高画質化を実現することが可能となる。また、高 速なAD変換、SN比の改善、更に容易な画像判別が可 能となる。

【図面の簡単な説明】

【図1】第1の実施例によるCCDの構造を示す図である。

【図2】第1の実施例における信号処理を示す回路ブロック図である。

70 【図3】図2に示す各信号のタイミングを示すタイミングチャートである。

【図4】第1の実施例における各AD変換器の変換レンジを示す図である。

【図5】第1の実施例におけるDSPの内部ブロック図 である。

【図6】第1の実施例における原稿判別の具体例を示す 図である。


【図7】第2の実施例によるCCDの構造を示す図である。

0 【図8】第2の実施例における信号処理を示す回路ブロック図である。


【図9】第2の実施例における各AD変換器の変換レンジを示す図である。

【図10】第2の実施例におけるDSPの内部ブロック図である。


[図1]




【図2】




【図7】




[図4]




【図5】




【図6】




[図8]



【図9】



【図10】



フロントページの続き

(51) Int. Cl. ⁶
// G O 6 T 9/20

識別記号 庁内整理番号

FΙ

技術表示箇所

7459 — 5 L

G 0 6 F 15/64

15/70

400 J

335 A